PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-224169

(43)Date of publication of application: 17.08.2001

(51)Int.CI.

H02M 3/28

(21)Application number: 2000-242092

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

10.08.2000

(72)Inventor: MORI YOSHIHIRO

YATANI YOSHIAKI YAMASHITA TETSUJI YAMANISHI YUJI KINOSHITA TOMOKO

(30)Priority

Priority number: 11338805

Priority date: 29.11.1999


Priority country: JP

(54) SEMICONDUCTOR DEVICE FOR SWITCHING POWER SOURCE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce electric power consumption for high power efficiency by reducing switching loss under light load, using a simple structure

SOLUTION: A control circuit 15 of a semiconductor device for switching power source includes an error amplifier 22 for generating an error voltage signal VEAO formed of the difference between an auxiliary power supply voltage Vcc and reference voltage, and a device current detecting comparator 24 for comparing a device current detecting signal VCL detected by a current detecting circuit 23 using the error voltage signal VEAO. The control circuit 15 involves a light load detecting circuit 40 for stopping the output of a switching signal to a switching element 14 for a switching signal control circuit 25, if the error voltage signal VEAO is lower than a lower limit voltage value, and starting the output of the switching signal for the switching signal control circuit 25, if the error voltage signal VEAO is higher than an upper limit voltage value.



LEGAL STATUS

[Date of request for examination] 09.11.2001 25.02.2003 [Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3434788 [Date of registration] 30.05.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection

2003-05068 27.03.2003

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office BEST AVAILABLE COPY

<English translation>

Relevant portion extracted from the description of Japanese Patent Application Laid-open No. 2001-224169 published on August 17, 2001

An error amplifier 22 that receives the auxiliary power supply voltage Vcc decreased through resistance received in the inverting terminal, and generates and outputs an error voltage signal VEAO based on the difference between the voltage Vcc and the reference voltage received in the noninvertering terminal.

The light load detection circuit 40 that causes the switching signal control circuit 25 to stop the output of switching signals to the switching element 14 if the error voltage signal VEAO is lower than the lower limit voltage value, and causes the switching signal control circuit 25 to start the output of switching signals if the error voltage signal VEAO is higher than the upper limit voltage value.

Thus, according to the output signal VO1 of the comparator 42 for light load detection, the output voltage VR of the reference voltage supply 41 outputs the lower limit voltage VR 1 or outputs the upper limit voltage VR 2, whereby the intermittent oscillation operation which will be later mentioned can be performed for the switching signal control circuit 25 when a load is light.

Even when the reference voltage VR output from the reference voltage supply 41 detects a light load condition to suspend switching operation and even if the reference voltage VR changes from the lower limit voltage value VR1 to the upper limit voltage value VR2 to raise the error voltage signal VEA, the hysteresis characteristics are given so that the switching operation may not start promptly.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2001-224169

(P2001-224169A) (43)公開日 平成13年8月17日(2001.8.17)

(51) Int. Cl. ⁷

識別記号

FΙ

テーマコート

(参考)

HO2M 3/28

HO2M 3/28

H 5H730

χ

審査請求 未請求 請求項の数6 OL (全11頁)

(21) 出願番号	特願2000-242092 (P 2000-242092)	(7)) 出願人	000005821
			松下電器産業株式会社
(22) 出願日	平成12年8月10日(2000.8.10)	•	大阪府門真市大字門真1006番地
•		(72) 発明者	森 吉弘
(31) 優先権主張番号	特願平11-338805		大阪府門真市大字門真1006番地 松下電器
(32) 優先日	平成11年11月29日(1999.11.29)		産業株式会社内
(33) 優先権主張国	日本(JP)	(72) 発明者	八谷 佳明
			大阪府門真市大字門真1006番地 松下電器
	•	!	産業株式会社内
		(74) 代理人	100077931
			弁理士 前田 弘 (外7名)
(32) 優先日	平成11年11月29日(1999.11.29)		産業株式会社内 八谷 佳明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 100077931


最終頁に続く

(54) 【発明の名称】スイッチング電源用半導体装置

(57) 【要約】

【課題】 簡単な構成で軽負荷時のスイッチング損失を 減らすことにより、消費電力を削減して電源効率を向上 することができるようにする。

【解決手段】 スイッチング電源用半導体装置の制御回路15は、補助電源電圧Vccと基準電圧との差からなる誤差電圧信号VEAOを生成する誤差増幅器22と、電流検出回路23により検出される素子電流検出信号VCLと誤差電圧信号VEAOとを比較する素子電流検出用比較器24とを有している。さらに、制御回路15は、誤差電圧信号VEAOが下限電圧値よりも小さい場合に、スイッチング信号制御回路25に対してスイッチング素子14へのスイッチング信号の出力を停止し、誤差電圧信号VEAOが上限電圧値よりも大きい場合に、スイッチング信号制御回路25に対してスイッチング信号制御回路25に対してスイッチング信号制御回路25に対してスイッチング信号制御回路25に対してスイッチング信号制御回路25に対してスイッチング信号



【特許請求の範囲】

【請求項1】 入力端子に第1の直流電圧を受けるスイッチング素子と、前記スイッチング素子からの出力信号を受け、前記第1の直流電圧を第2の直流電圧に変換して出力する出力電圧生成回路と、前記スイッチング素子の動作を制御する制御回路と、前記第2の直流電圧の電圧値を検出し、検出した信号を帰還信号として前記制御回路に帰還する出力電圧検出回路と、前記制御回路の電源電圧を生成する電源電圧生成回路とを備えたスイッチング電源装置を制御するスイッチング電源用半導体装置 10であって、

前記スイッチング電源用半導体装置は、前記スイッチング素子及び前記制御回路を含み、

前記制御回路は、

前記スイッチング素子に印加するスイッチング信号を生成して出力する発振器と、

前記スイッチング素子を流れる電流を検出し、素子電流 検出信号として出力する電流検出回路と、

前記電源電圧と基準電圧との差からなる誤差電圧信号を生成して出力する誤差増幅器と、

前記素子電流検出信号と前記誤差電圧信号とを比較し、比較した比較信号を出力する比較器と、

前記比較信号に基づいて前記スイッチング信号の出力を制御するスイッチング信号制御回路と、

前記誤差電圧信号が下限電圧値よりも小さい場合には前 記スイッチング信号制御回路に対して前記スイッチング 素子への前記スイッチング信号の出力を停止し、前記誤 差電圧信号が上限電圧値よりも大きい場合には前記スイ ッチング信号制御回路に対して前記スイッチング信号の 出力を開始する軽負荷検出回路とを有していることを特 30 徴とするスイッチング電源用半導体装置。

【請求項2】 前記軽負荷検出回路は、

互いに異なる第1の基準電圧及び第2の基準電圧を出力 する基準電圧源と、

一方の入力端子が前記基準電圧源からの出力電圧を受け、他方の入力端子が前記誤差電圧信号を受ける軽負荷 検出用比較器とを有し、

前記基準電圧源の出力電圧値は、前記軽負荷検出用比較 器からの出力信号により、前記下限電圧値又は上限電圧 値となるように設定されていることを特徴とする請求項 40 1に記載のスイッチング電源用半導体装置。

【請求項3】 前記基準電圧源は、

出力端子を持つ第1の定電流源と、

下流側に前記軽負荷検出用比較器からの比較信号により 開閉されるスイッチが設けられた第2の定電流源と、

前記第1の定電流源からの出力電流及び前記第2の定電流源からの出力電流のうちの少なくとも一方を受け、前記第1の基準電圧又は前記第2の基準電圧を生成する出力電圧設定抵抗器とを有していることを特徴とする請求項2に記載のスイッチング電源用半導体装置。

【請求項4】 前記スイッチング素子及び前記制御回路は、

前記スイッチング素子の入力端子及び出力端子、並びに 前記制御回路における前記帰還信号が入力される入力端 子が外部接続端子となるように一つの半導体基板上に集 積化されて形成されていることを特徴とする請求項1~ 3のうちのいずれか1項に記載のスイッチング電源用半 導体装置。

【請求項5】 前記半導体基板は、前記下限電圧又は前記上限電圧の値を調整するための軽負荷検出電圧調整用端子を有していることを特徴とする請求項4に記載のスイッチング電源用半導体装置。

【請求項6】 前記軽負荷検出回路と前記スイッチング素子の出力端子との間に設けられ、前記下限電圧の値又は前記上限電圧の値を調整する軽負荷検出電圧調整手段をさらに備えていることを特徴とする請求項1~4のうちのいずれか1項に記載のスイッチング電源用半導体装置。

【発明の詳細な説明】

20 [0001]

【発明の属する技術分野】本発明は、スイッチング電源 制御用半導体装置に関し、特に、軽負荷時における消費 電力を削減できるスイッチング電源用半導体装置に関す る。

[0002]

【従来の技術】従来のスイッチング電源用半導体装置に ついて図面を参照しながら説明する。

【0003】図7は入力側と出力側とが電気的に絶縁された従来のスイッチング電源用半導体装置を用いたスイッチング電源装置の回路構成を示している。

【0004】スイッチング電源用半導体装置は、例えば、パワーMOSFET等からなるスイッチング素子104と、該スイッチング素子104を制御する制御回路130とを有している。

【0005】図7に示すスイッチング電源装置において、例えば、入力端子に入力される商用電源からの交流電流は、ダイオードブリッジ等からなる整流器 101により整流される。続いて、入力コンデンサ102により平滑化されて直流電圧Vinとなり、電力変換用のトランス103に入力される。トランス103は、第101次巻線103a、第201次巻線103b及び2次巻線103cを有しており、生成された直流電圧Vinが第101次巻線103aに入力される。

【0006】トランス103の第1の1次巻線103aに入力された直流電圧Vinは、スイッチング素子104により制御される。このとき、スイッチング素子104のスイッチング動作によって、トランス103の2次巻線103cに磁気誘導による起電力が発生する。

【0007】2次巻線103cに発生した起電力による 50 電流は、2次巻線103cと接続されたダイオード11

1

0及び出力コンデンサ111により整流され且つ平滑化 されて、出力電圧Voの直流電力として負荷112に供 給される。

【0008】トランス103の第2の1次巻線103b にも、第1の1次巻線103aによる直流起電力が発生 し、第2の1次巻線103bから出力される直流電流 は、ダイオード121及びコンデンサ122からなる補 助電源部120により整流及び平滑化されて補助電源電 圧Vccが生成される。

[0009]補助電源電圧Vccにより駆動される制御回 10 路130は、スイッチング素子104のゲートに制御信 号を出力する。ここで、補助電源電圧Vccは、トランス 103の2次巻線103cから負荷112に供給される 出力電圧Voと比例しており、該出力電圧Voを安定さ せる帰還信号としても用いられる。

【0010】制御回路130は、スイッチング素子10 4に印加するスイッチング信号を出力する発振器131 と、補助電源電圧Vccと基準電圧との差からなる誤差電 圧信号VEAOを出力する誤差増幅器132と、スイッ チング素子104を流れるドレイン電流1Dを検出して 20 素子電流検出信号VCLを出力する素子電流検出回路1 33と、誤差電圧信号VEAOと素子電流検出信号VC しとを比較し、比較結果を出力する比較器 1 3 4 と、比 較信号に基づいてスイッチング信号の出力を制御するス イッチング信号制御回路135とを有している。

【0011】スイッチング信号制御回路135は、セッ ト端子に発振器131からのクロック信号CLKを受 け、リセット端子に比較器134の出力信号を受けるR Sフリップフロップ回路136と、入力端子に発振器1 31からの最大デューティサイクル信号MDCを受け、 他の入力端子にRSフリップフロップ回路136からの 出力信号を受けるNAND回路137と、NAND回路 137の出力信号を受け、これを反転増幅して制御信号 を出力するゲートドライバ138とから構成されてい る。

【0012】以下、前記のように構成されたスイッチン グ電源装置の動作を説明する。

【0013】図7において、まず、装置が起動された直 後には、商用電源からの交流電流が整流器101に入力 ンデンサ102とにより、整流且つ平滑化されて直流電 圧Vinに変換され、変換された直流電圧Vinはトランス 103の第1の1次巻線103aに印加される。このと き、直流電圧Vinは、制御回路130に含まれる内部回 路電流供給回路139を介して電流が供給され、補助電 源部120のコンデンサ122が充電される。

【0014】その後、補助電源部120において、補助 電源電圧Vccが制御回路130の起動電圧にまで達する と、制御回路130が動作を開始する。これにより、ス イッチング素子104へのスイッチング動作の制御が開 50 て、電源の待機時の省電力化を実現できないという問題

始されると共に、起動・停止回路140が内部回路電流 供給回路139を停止する。

【0015】制御回路130は、負荷112に対する出 力電圧Voが所定の電圧で安定化するように、補助電源 電圧Vccに基づいてスイッチング素子104によるスイ ッチング動作を制御する。具体的には、負荷112に対 する出力電圧Voと補助電源電圧Vccとをトランス10 3の第2の1次巻線103bと2次巻線103cの巻数 比に比例した電圧とすると共に、比較器134に、誤差 増幅器132からの誤差電圧信号VEAOと、素子電流 検出回路133からの素子電流検出信号VCLとを比較 し、両信号VEAO、VCLが互いに等しくなったとき に、RSフリップフロップ回路136のリセット端子に ハイレベルの出力信号を出力するようにしている。

【0016】次に、図8のタイミングチャートに示すよ うに、負荷変動時において、負荷112に対する電流供 給量が減り、負荷供給電流10が低下すると、出力電圧 Voが若干上昇する。これを受けて、帰還側の補助電源 部120の補助電源電圧Vccも上昇し、誤差増幅器13 2からの誤差電圧信号VEAOが低下する。

【0017】負荷変動時や待機時等の無負荷時及び軽負 荷時のように、誤差電圧信号VEAOが低下した状態 で、誤差電圧信号VEAOと素子電流検出信号VCLと が等しくなると、比較器134からRSフリップフロッ プ回路136のリセット端子にリセット信号が出力され るため、NAND回路137からは、定常負荷時よりも 早いタイミングでスイッチング素子104をオフ状態と する信号が出力される。その結果、スイッチング素子1 0.4は、スイッチング動作時におけるオン状態となる時 間が短くなるため、スイッチング素子104を流れるド レイン電流IDが減少する。

【0018】このように、従来のスイッチング電源用半 導体装置における制御回路130は、負荷112に供給 される負荷供給電流 Ioに応じて、スイッチング素子1 04に流れるドレイン電流 IDの大きさを制御する電流 モード制御方式を採っている。

[0019]

30

【発明が解決しようとする課題】しかしながら、前記従 来のスイッチング電源用半導体装置は、待機時等の軽負 されると、入力された交流電流が整流器101と入力コ 40 荷時にはスイッチング素子104に流れるドレイン電流 IDが低減されるものの、制御回路130の回路電流は トランス103を介して供給されるため、ドレイン電流 IDを完全にOにすることができず、半導体装置にはト ランス103を介してドレイン電流IDを常時供給する 必要がある。従って、無負荷時でも、ある程度の電流が 流れるため、この無負荷時においてもスイッチング素子 104のスイッチング動作によって電流が損失し、負荷 が小さくなる程スイッチング素子104における電流損 失の割合が大きくなる。その結果、電源の効率が低下し

5

がある。

【0020】本発明は、前記従来の問題を解決し、その 目的は、簡単な構成で、軽負荷時のスイッチング損失を 減らすことにより、消費電力を削減してスイッチング電 源用半導体装置における電源効率を確実に向上すること ができるようにする。

[0021]

【課題を解決するための手段】前記の目的を達成するた め、本発明は、スイッチング電源用半導体装置を、出力 電圧に基づいて帰還される帰還信号から制御回路の電源 10 電圧を生成し、生成した電源電圧に基づいて、スイッチ ング素子に対するスイッチング信号の出力を停止する構 成とする。

【0022】具体的に、本発明に係るスイッチング電源 用半導体装置は、入力端子に第1の直流電圧を受けるス イッチング素子と、スイッチング素子からの出力信号を 受け、第1の直流電圧を第2の直流電圧に変換して出力 する出力電圧生成回路と、スイッチング素子の動作を制 御する制御回路と、第2の直流電圧の電圧値を検出し、 検出した信号を帰還信号として制御回路に帰還する出力 20 電圧検出回路と、制御回路の電源電圧を生成する電源電 圧生成回路とを備えたスイッチング電源装置を制御する スイッチング電源用半導体装置を対象とし、スイッチン グ電源用半導体装置はスイッチング素子及び制御回路を 含み、制御回路は、スイッチング素子に印加するスイッ チング信号を生成して出力する発振器と、スイッチング 素子を流れる電流を検出し、素子電流検出信号として出 力する電流検出回路と、電源電圧と基準電圧との差から なる誤差電圧信号を生成して出力する誤差増幅器と、素 子電流検出信号と誤差電圧信号とを比較し、比較した比 30 較信号を出力する比較器と、比較信号に基づいてスイッ チング信号の出力を制御するスイッチング信号制御回路 と、誤差電圧信号が下限電圧値よりも小さい場合にはス イッチング信号制御回路に対してスイッチング素子への スイッチング信号の出力を停止し、誤差電圧信号が上限 電圧値よりも大きい場合にはスイッチング信号制御回路 に対してスイッチング信号の出力を開始する軽負荷検出 回路とを有している。

【0023】本発明のスイッチング電源用半導体装置に よると、スイッチング電源装置は、一般に、軽負荷時に 40 消費される電流が減少して装置の出力電圧である第2の 直流電圧が上昇すると、制御回路に帰還する帰還信号の 電流量が増える。これにより、制御回路の電源電圧が上 昇するため、制御回路用の電源電圧と基準電圧との差か らなる誤差電圧信号を生成する誤差増幅器からの誤差電 圧信号の電圧値は低下する。このとき、軽負荷検出回路 は、誤差電圧信号が下限電圧値よりも小さい場合にはス イッチング信号制御回路に対してスイッチング素子への スイッチング信号の出力を停止するため、スイッチング 素子における損失が減り、軽負荷時の消費電力を削減で 50 装置を組み込む電源装置やシステムの選択肢を増やすこ

きるので、スイッチング電源装置の電源効率を向上する ことができる。

【0024】本発明のスイッチング電源用半導体装置に おいて、軽負荷検出回路が、互いに異なる第1の基準電 圧及び第2の基準電圧を出力する基準電圧源と、一方の 入力端子が基準電圧源からの出力電圧を受け、他方の入 力端子が誤差電圧信号を受ける軽負荷検出用比較器とを 有し、基準電圧源の出力電圧値は、軽負荷検出用比較器 からの出力信号により、下限電圧値又は上限電圧値とな るように設定されていることが好ましい。このようにす ると、出力側から入力側に帰還された帰還信号から生成 される誤差電圧信号によって、スイッチング信号制御回 路からのスイッチング素子に対するスイッチング信号の 出力を確実に停止させることができる。

【0025】この場合に、基準電圧源が、出力端子を持 つ第1の定電流源と、下流側に軽負荷検出用比較器から の比較信号により開閉されるスイッチが設けられた第2 の定電流源と、第1の定電流源からの出力電流及び第2 の定電流源からの出力電流のうちの少なくとも一方を受 け、第1の基準電圧又は第2の基準電圧を生成する出力 電圧設定抵抗器とを有していることが好ましい。このよ うにすると、軽負荷検出用の電圧値である下限電圧及び 上限電圧を確実に生成することができる。その上、上限 電圧の値が下限電圧の値よりも大きい場合には、例え ば、スイッチング素子へのスイッチング信号の出力が停 止されると、第2の直流電圧の値が低下して、帰還電圧 変換回路からの帰還電圧信号の電圧値が上昇する。ここ で、帰還電圧信号が上限電圧値を超えると、軽負荷検出 回路は、直ちにスイッチング信号制御回路に対してスイ ッチング信号の出力を開始してしまうため、スイッチン グ信号の出力停止期間をほとんど設定できなくなるが、 上限電圧値を下限電圧値よりも大きくしておくと、誤差 電圧信号又は帰還電圧信号が上限電圧値を超えるまでに 時間的な余裕(ヒステリシス特性)が生じることによ り、スイッチング信号の出力停止期間を確実に設定する ことができる。

【0026】本発明のスイッチング電源用半導体装置に おいて、スイッチング素子及び制御回路が、スイッチン グ素子の入力端子及び出力端子、並びに制御回路におけ る帰還信号が入力される入力端子が外部接続端子となる ように一つの半導体基板上に集積化されて形成されてい ることが好ましい。このようにすると、スイッチング電 源装置本体の部品点数を減らすことができるため、電源 装置本体を小型化することできる。

【0027】この場合に、半導体基板が下限電圧又は上 限電圧の値を調整するための軽負荷検出電圧調整用端子 を有していることが好ましい。このようにすると、半導 体装置の外部から軽負荷検出電圧調整用端子を用いて待 機時の負荷電流値を最適化できるため、本発明の半導体 とができる。

【0028】本発明のスイッチング電源用半導体装置は、軽負荷検出回路とスイッチング素子の出力端子との間に設けられ、下限電圧の値又は上限電圧の値を調整する軽負荷検出電圧調整手段をさらに備えていることが好ましい。このようにすると、本半導体装置に外部に、軽負荷検出電圧調整手段を設ける必要がなくなると共に、スイッチング電源装置を構成する他の部品の精度のばらつきを容易に吸収することができる。

[0029]

【発明の実施の形態】本発明の一実施形態について図面 を参照しながら説明する。

【0030】図1は本発明の一実施形態に係るスイッチング電源装置の概略的な回路構成を示している。図1に示すように、第1の実施形態に係るスイッチング電源装置は、主入力端子10に印加された、例えば商用電源からの交流電流を整流し且つ平滑化してなる第1の直流電圧をトランス(変圧器)13の1次側に印加しながら、スイッチング素子14によるスイッチング動作によって、トランス13の2次側に設けられた出力電圧生成回20路16により第2の直流電圧である出力電圧Voにまで降下して主出力端子17に出力する絶縁型のスイッチング電源装置である。

【0031】以下、本実施形態に係るスイッチング電源装置を詳細に説明する。

【0032】トランス13は、第1の1次巻線13a、第2の1次巻線13b及び2次巻線13cを有している。

【0033】主入力端子10には、交流電流を整流するダイオードブリッジ等からなる整流器11と、整流され 30 た信号を平滑化して直流電圧Vinを生成する入力コンデンサ12とがそれぞれ並列に接続されている。生成された直流電圧Vinは、トランス13の第1の1次巻線13 aに入力された後、例えばN型パワーMOSFETからなるスイッチング素子14のドレイン端子TDに入力される。ここで、スイッチング素子14のソース端子Tsは主入力端子10のローレベル側の端子と接続され、そのゲートには、該スイッチング素子14の動作を制御する制御回路15から出力される制御信号が入力される。

【0034】トランス13の2次巻線13cには、出力 40 電圧生成回路16が接続されている。出力電圧生成回路 16は、第1の1次巻線13aに印加され且つスイッチングされた直流電圧Vinの磁気誘導により発生した起電力による電流を整流する第1のダイオード161と、整流された信号を平滑化する出力コンデンサ162とから構成されている。

【0035】出力電圧生成回路16と接続されている主出力端子17は、そのハイレベル側の端子とローレベル側の端子との間に負荷18が接続され、該負荷18には負荷供給電流10が流れる。

【0036】トランス13の第2の1次巻線13bには、制御回路15の補助電源電圧Vccを生成する電源電圧生成回路としての電源回路19が接続されている。電源回路19は、第1の1次巻線13aに印加され且つスイッチングされた直流電圧Vinによって発生した起電力による電流を整流する第2のダイオード191と、整流された信号を平滑化する電源コンデンサ192とから構成されている。ここでは、第2の1次巻線13bは、補助電源電圧Vccと出力電圧Voとが比例するように設けられている。また、電源回路19により生成される補助電源電圧Vccは、制御回路15の制御端子Tcに印加される。

【0037】本実施形態においては、破線20で囲まれる領域、すなわちスイッチング素子14と制御回路15とを含み、ドレイン端子TD、ソース端子Ts及び制御端子Tcの少なくとも3端子で外部との入出力が可能な領域を基板上形成領域20と呼び、この基板上形成領域20が1つの半導体チップに形成可能であることを表わしている。

【0038】なお、基板上形成領域20を1つの半導体チップに形成する代わりに、複数の半導体チップに分割して形成してもよい。但し、複数の半導体チップに分割する場合であっても、ドレイン端子TD、ソース端子Ts及び制御端子Tcの少なくとも3端子で外部との入出力が可能な1つのパッケージに収容されていることが好ましい。

【0039】制御回路15は、スイッチング素子14に 印加する、発振周波数が100kHz程度のスイッチン グ信号を生成して出力する発振器21と、抵抗を介して 降下させた補助電源電圧Vccを逆相端子に受け、正相端 子に受ける基準電圧との差からなる誤差電圧信号VEA 〇を生成して出力する誤差増幅器22と、スイッチング 素子14を流れる素子電流 IDを検出し、検出した素子 電流IDを電圧に変換し、素子電流検出信号VCLとし て出力する素子電流検出回路23と、誤差電圧信号VE AOと素子電流検出信号VCLとを比較し、比較した比 較信号を出力する素子電流検出用比較器24と、比較信 号に基づいてスイッチング信号の出力を制御するスイッ チング信号制御回路25と、誤差電圧信号VEAOが下. 限電圧値よりも小さい場合にはスイッチング信号制御回 路25に対してスイッチング素子14へのスイッチング 信号の出力を停止し、誤差電圧信号VEAOが上限電圧 値よりも大きい場合にはスイッチング信号制御回路25 に対してスイッチング信号の出力を開始する軽負荷検出 回路40とを有している。ここで、誤差増幅器22の逆 相入力端子は、スイッチング素子14のソース端子Ts とも抵抗を介して接続されている。

【0040】さらに、制御回路15は、スイッチング素 子14のドレイン端子TDと制御回路15の制御端子T 50 cとの間に接続され且つ制御回路15に対して該制御回 路15の起動用の電流を供給する内部回路電流供給回路29と、該内部回路電流供給回路29の出力側とスイッチを介して接続され、制御回路15の起動又は停止時にスイッチング信号制御回路25の動作を制御する起動・停止回路30とを有している。

【0041】スイッチング信号制御回路25は、セット端子Sに軽負荷検出回路40の出力信号を受け、リセット端子Rに素子電流検出用比較器24の出力信号を受けるRSフリップフロップ回路26と、第1の入力端子に起動・停止回路30の出力信号を受け、第2の入力端子 10に発振器21からの最大デューティサイクル信号MDCを受け、第3の入力端子にRSフリップフロップ回路26からの出力信号を受けるNAND回路27と、NAND回路27の出力信号を受け、受けた出力信号を反転増幅した制御信号をスイッチング素子14のゲートに出力するインバータからなるゲートドライバ28とから構成されている。

【0042】軽負荷検出回路40は、基準電圧源41 と、正相入力端子に誤差増幅器22からの誤差電圧信号 VEAOを受け、逆相入力端子に基準電圧源41からの20 基準電圧VRを受ける軽負荷検出用比較器42と、一の 入力端子に軽負荷検出用比較器42の出力信号VO1を 受け、他の入力端子に発振器21からのクロック信号C LKを受けるAND回路43とから構成されている。基 準電圧源41は、軽負荷検出用比較器42の出力信号V O1を受けて、基準電圧VRの値が変更可能となるよう に構成されている。

【0043】軽負荷検出用比較器42は、入力される誤差電圧信号VEAOと基準電圧VRとを比較して、誤差電圧信号VEAOが基準電圧VRよりも大きい場合に、AND回路43に対してハイレベルの信号を出力する。逆に、誤差電圧信号VEAOが基準電圧VRよりも小さい場合には、AND回路43に対してローレベルの信号を出力するため、RSフリップフロップ回路26の出力信号がローレベルとなるので、ゲートドライバ28からの制御信号の出力を停止させることができる。

【0044】また、誤差増幅器22の出力側には、誤差電圧信号VEAOの最大電圧値をクランプするPNP型バイポーラトランジスタからなる過電流保護回路31が設けられており、誤差電圧信号VEAOを過電流保護回40路31にクランプさせることにより、スイッチング素子14に流れる素子電流IDの最大値がクランプされる。

【0045】また、本実施形態に係るスイッチング電源装置は、直流電圧Vin及び出力電圧Voの電圧値に制限はない。一例として、直流電圧Vinの値を100V~200Vとし、出力電圧Voの値を25Vとすれば、スイッチング電源用半導体装置の1チップ化又は1パッケージ化により、スイッチング電源装置全体の部品点数を大幅に削減できるため、電源装置のサイズをも小さくでき、より小型化及び低価格化を実現できる。

【0046】また、スイッチング素子14にN型MOS FETを用いたが、代わりにNPN型バイポーラトラン ジスタを用いてもよい。

10

【0047】ここで、基準電圧源41の具体的な回路構成の一例を図2に示す。図2に示すように、基準電圧源41は、軽負荷検出用比較器42の逆相端子と接続された出力端子Yを持つ第1の定電流源411と、下流側に軽負荷検出用比較器42からの出力信号VO1を入力端子X、すなわちゲートに受けるP型MOSFETからなるスイッチトランジスタ413が設けられた第2の定電流源412とを有している。さらに、第1の定電流源411の第1の出力電流I1及び第2の定電流源412の第2の出力電流I2のうちの少なくとも第1の出力電流I1を受け、下限電圧VR1又は上限電圧VR2を生成する出力電圧設定用の抵抗器414とを有している。

【0048】以上のように構成された基準電圧源41の動作を説明する。

【0049】定常負荷時においては、軽負荷検出用比較器42の出力信号VO1はハイレベルとなっているため、スイッチトランジスタ413はオフ状態となっている。従って、このときの基準電圧源41の出力信号VR、すなわち下限電圧VR1は、抵抗器414の抵抗値をR1とすると、以下の式(1)で表わされる。

【0050】 VR1=R1×I1 … (1) 一方、装置の軽負荷状態が検出されると、軽負荷検出用 比較器42の出力信号VO1はローレベルとなるため、 スイッチングトランジスタ413がオン状態となり、抵 抗器414には第2の定電流源412からの第2の出力 電流I2も同時に流れ込むようになる。従って、このと きの基準電圧源41の出力信号VR、すなわち上限電圧 VR2は以下の式(2)で表わされる。

【0051】 $VR2=R1\times(I1+I2)$ … (2) このように、軽負荷検出用比較器 42 の出力信号 VO1 に応じて、基準電圧源 41 の出力電圧 VR が下限電圧 VR1 を出力したり、上限電圧 VR2 を出力したりすることにより、軽負荷時にスイッチング信号制御回路 25 に対して、後述するような間欠発振動作を行なわせることができる。

【0052】なお、本実施形態においては、軽負荷検出用比較器42の出力信号VO1に基づいて、基準電圧源40の出力電圧設定用の定電流値を変化させているが、代わりに、軽負荷検出用比較器42の出力信号VO1に基づいて、基準電圧源42の出力電圧設定用の抵抗器414の抵抗値を変化させるようにしてもよい。

【0053】以下、前記のように構成されたスイッチング電源用半導体装置を含むスイッチング電源装置の動作の詳細について、図3に示すタイミングチャートを参照しながら説明する。

【0054】まず、図1に示す回路図において、制御回 路15が起動するまでの間は、起動・停止回路30は内

部回路電流供給回路29と電源回路19内の電源コンデ ンサ192の陽極とを接続するように閉じている。

【0055】次に、装置が起動され、主入力端子10に 交流電流が入力され始めると、内部回路電流供給回路2 9から電源コンデンサ192の陽極に電流が流れ、制御 回路15の補助電源電圧Vccの値が上昇する。この補助 電源電圧Vccの値が制御回路15の起動電圧に達する と、制御回路15が動作を行なえるようになるので、起 動・停止回路30は、内部回路電流供給回路29と電源 コンデンサ19との接続を切断する。これにより、内部 10 号を受けて基準電圧源41の出力電圧VRは、上限電圧 回路電流供給回路29は起動時にのみ動作するため、通 常動作時における制御回路15の消費電力を抑えること ができる。

【0056】次に、図3に示すように、定常負荷時にお いては、基準電圧源41の基準電圧VRの値は下限電圧 値VR1に設定されている。

【0057】その後、例えば、負荷供給電流Ioが減少 するような軽負荷となる負荷変動が生じると、負荷18 に対する電力供給が過剰となって、出力電圧Voの電圧 値は若干上昇する。この出力電圧Voの値が上昇するこ 20 に対するスイッチング信号の出力を再度停止する。 とにより、帰還側の電源回路19の補助電源電圧Vccも 上昇する。

【0058】補助電源電圧Vccが上昇すると、制御回路 15において、誤差増幅器22の逆相端子に印加される 電圧が上昇するため、誤差増幅器22から出力される誤 差電圧信号VEA〇の電圧値が低下する。このとき、素 子電流検出回路23から出力される素子電流検出信号V CLの電圧値も低下する。

【0059】このように、本実施形態に係るスイッチン グ電源装置は、スイッチング信号のパルス幅が負荷供給 30 電流Ioにより変更される、いわゆる電流モードのPW M制御方式を採る。

【0060】誤差電圧信号VEAOを正相端子に受ける 軽負荷検出用比較器42は、受けた誤差電圧信号VEA Oの値が下限電圧値VR1よりも小さくなると、AND 回路43に対してローレベルの信号を出力するため、ス イッチング信号制御回路25のゲートドライバ28がロ ーレベルの制御信号のみを出力して、スイッチング素子 14のスイッチング動作が停止する。これとほぼ同時 に、基準電圧源41の出力電圧VRは、軽負荷検出用比 40 較器42のローレベルの出力信号を受けて下限電圧値V R1から上限電圧値VR2に変更される。

【0061】待機時のような軽負荷又は無負荷状態とな ると、出力電圧生成回路16に対して電力の供給が行な われなくなるため、負荷18への電力供給が出力コンデ ンサ162からのみ行なわれるようになるので、出力電 圧Voは徐々に低下する。これにより、誤差増幅器22 からの誤差電圧信号VEAOが徐々に上昇するが、基準 電圧源41の出力電圧VRは、下限電圧VR1よりも髙 い上限電圧VR2に設定されているため、図4に示すよ 50 のみを含むため、半導体集積回路として1パッケージ化

うに、スイッチング案子14によるスイッチング動作が 直ちに再開されることがない。

【0062】さらに、出力電圧Voが低下して、逆に誤 差電圧信号VEAOが上限電圧値VR2を越えると、軽 負荷検出用比較器 4 2 からの出力信号が再びハイレベル となるため、これを受けるAND回路43はハイレベル の出力信号を出力できるようになるので、スイッチング 素子14のスイッチング動作が再開される。これとほぼ 同時に、軽負荷検出用比較器42のハイレベルの出力信 値VR2から下限電圧値VR1に再設定される。

【0063】次に、待機時において、スイッチング素子 14によるスイッチング動作が再開されると、スイッチ ング素子14に流れる素子電流 I Dは、軽負荷検出時の 電流値よりも大きくなっているため、負荷18への電力 供給が過剰となって、再び出力電圧Voが上昇し、誤差 増幅器22からの誤差電圧信号VEAOが低下する。従 って、前述したように、誤差電圧信号VEAOが下限電 圧値 VR1よりも小さくなると、スイッチング素子14

【0064】本実施形態においては、基準電圧源41か ら出力される基準電圧VRが軽負荷状態を検出すること によりスイッチング動作を停止し、さらに、基準電圧V Rを下限電圧値VR1から上限電圧値VR2へと変更す ることにより、誤差電圧信号VEAOが上昇しても、直 ちにスイッチング動作が開始されることがないように基 準電圧VRにヒステリシス特性を与えている。これによ り、軽負荷又は無負荷を検出している間は、スイッチン グ素子14に対するスイッチング制御は、スイッチング 動作の停止と再開とが繰り返される間欠発振状態とな

【0065】なお、出力電圧Voは、間欠発振状態のス イッチング停止期間中に低下するが、この低下の度合い は負荷供給電流Ioに依存する。すなわち、負荷供給電 流Ioが小さくなる程、出力電圧Voの低下が緩やかに

【0066】また、間欠発振状態におけるスイッチング 停止期間は、負荷供給電流10が小さくなる程長くな る。すなわち、軽負荷になる程スイッチング素子14の スイッチング動作が減少することになる。

【0067】本実施形態においては、例えば、出力が 0. 3 Wのスイッチング電源装置の場合に、従来の電源 装置では消費電力が1Wで電源効率が30%程度であっ たが、本実施形態に係る電源装置では消費電力が0.4 5 Wで電源効率が67%となり、低消費電力で且つ高効 率が達成されることを確認している。

【0068】その上、本実施形態に係るスイッチング電 源用半導体装置は、基板上形成領域20に、1次側、す なわち入力側の制御回路15及びスイッチング素子14

又は1チップ化することも容易に行なえる上に、部品数 を削減できるため、コストの低減も容易となる。

【0069】(一実施形態の第1変形例)以下、本発明 の一実施形態の第1変形例について図面を参照しながら 説明する。

【0070】図5は本発明の一実施形態の第1変形例に 係るスイッチング電源用半導体装置の概略的な回路構成 を示している。図5において、図1に示す構成要素と同 一の構成要素には同一の符号を付すことにより説明を省 略する。

【0071】図5に示すように、第1変形例に係るスイ ッチング電源用半導体装置は、基板上形成領域20の端 部に、軽負荷検出用比較器42の逆相入力端子と電気的 に接続された軽負荷検出電圧調整用端子TR が設けられ ていることを特徴とする。

【0072】これにより、一端が軽負荷検出電圧調整用 端子TRと接続され、他端がソース端子Tsと接続され た検出電圧可変手段としての軽負荷検出電圧調整用抵抗 器51を設けることによって、軽負荷検出電圧である下 限電圧値VR1及び上限電圧値VR2を適当に調整する 20 るので、スイッチング電源用半導体装置の電源効率を向 ことができるようになる。このため、待機時における必 要な負荷と併せて、スイッチング素子14のスイッチン グ動作が停止又は再開する際の負荷供給電流Ioを最適 化することができる。その結果、スイッチング素子14 及び制御回路15が1パッケージ化又は1チップ化され ている場合であっても、軽負荷検出回路40の下限電圧 値VR1又は上限電圧値VR2を電源装置の用途に応じ て変更できるようになる。

【0073】(一実施形態の第2変形例)以下、本発明 説明する。

【0074】図6は本発明の一実施形態の第2変形例に 係るスイッチング電源用半導体装置の概略的な回路構成 を示している。図6において、図1に示す構成要素と同 一の構成要素には同一の符号を付すことにより説明を省 略する。

【0075】図6に示すように、第2変形例に係るスイ ッチング電源用半導体装置は、一端が軽負荷検出用比較 器42の逆相入力端子と接続され、他端がソース端子T sと接続された軽負荷検出電圧調整手段としての軽負荷 40 イッチング電源装置を示す概略的な回路図である。 検出電圧調整用抵抗器51Aが設けられていることを特 徴とする。

【0076】これにより、軽負荷検出電圧調整用抵抗器 51Aを、例えばレーザートリミング法等のトリミング 技術により該抵抗器51Aの抵抗値を微調整することが できるようになる。これにより、スイッチング電源用半 導体装置の外部に設ける部品点数を削減することができ

【0077】その上、基板上形成領域20内に、すなわ ち半導体装置内に軽負荷検出電圧調整用抵抗器51Aを 50 13c 2次巻線

設けるため、スイッチング電源装置を構成する他の部品 の精度のばらつきをも吸収することができる。

【0078】なお、軽負荷検出電圧調整用抵抗器51A として、ツェナーダイオードと直列に接続された抵抗器 とが複数個並列に接続されてなるツェナーザップ回路を 用いても良い。この場合のトリミング方法は、所望の抵 抗値となるように、必要とする抵抗器に接続されたツェ ナーダイオードに電流を流し、該ツェナーダイオードを ショートさせて破壊(ザップ)することにより行なえ 10 る。

[0079]

【発明の効果】本発明に係るスイッチング電源用半導体 装置によると、出力電圧から帰還されて生成される制御 回路用の電源電圧と基準電圧との差からなる誤差電圧信 号を出力する誤差増幅器と、誤差電圧信号が下限電圧値 よりも小さい場合にスイッチング信号制御回路に対して スイッチング素子へのスイッチング信号の出力を停止す る軽負荷検出回路とを有しているため、スイッチング素 子における損失が減り、軽負荷時の消費電力を削減でき 上することができる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係るスイッチング電源用 半導体装置を含むスイッチング電源装置を示す概略的な 回路図である。

【図2】本発明の一実施形態に係るスイッチング電源用 半導体装置における出力値が可変となる基準電圧源を示 す回路図である。

【図3】本発明の一実施形態に係るスイッチング電源用 の一実施形態の第2変形例について図面を参照しながら 30 半導体装置を含むスイッチング電源装置の動作を示すタ イミングチャートである。

> 【図4】本発明の一実施形態に係るスイッチング電源用 半導体装置における軽負荷検出用比較器に用いる基準電 圧を示すタイミングチャートである。

> 【図5】本発明の一実施形態の第1変形例に係るスイッ チング電源用半導体装置を示す概略的な回路図である。

> 【図6】本発明の一実施形態の第2変形例に係るスイッ チング電源用半導体装置を示す概略的な回路図である。

> 【図7】従来のスイッチング電源用半導体装置を含むス

【図8】従来のスイッチング電源装置の動作を示すタイ ミングチャートである。

【符号の説明】

- 1 0 主入力端子
- 1 1 整流器
- 1 2 入力コンデンサ
- 1 3 トランス
- 13a 第1の1次巻線
- 13b 第2の1次巻線

15

1 4	スイッチング索子
1.5	制御回路

16 出力電圧生成回路

161 第1のダイオード

162 出カコンデンサ

17 主出力端子

18 負荷

19 電源回路(電源電圧生成回路)

191 第2のダイオード

192 電源コンデンサ

20 基板上形成領域

2 1 発振器

22 誤差增幅器

23 電流検出回路

24 案子電流検出用比較器

25 スイッチング信号制御回路

26 RSフリップフロップ回路

27 NAND回路

28 ゲートドライバ

29 内部回路電流供給回路

30 起動・停止回路

3 1 過電流保護回路

40 軽負荷検出回路

41 基準電圧源

411 第1の定電流源

412 第2の定電流源

413 スイッチトランジスタ (スイッチ)

414 抵抗器 (出力電圧設定抵抗器)

10 42 軽負荷検出用比較器

43 AND回路

51 軽負荷検出電圧調整用抵抗器(検出電圧可変手

段)

51A 軽負荷検出電圧調整用抵抗器(軽負荷検出電圧

調整手段)

Ts ソース端子


TD ドレイン端子


Tc 制御端子

TR 軽負荷検出電圧調整用端子


【図1】

[図2]






【図7】



【図8】



フロントページの続き

(72) 発明者 山下 哲司

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 山西 雄司

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 木下 知子

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

産業株式会社内

Fターム(参考) 5H730 AA14 AS01 AS23 BB43 BB57

CCO1 DD04 EE02 EE07 EE57

FD41 FF06 FG03 VV03 VV06